キーワード: 集積回路設計

2件の研究シーズが見つかりました

木原 崇雄

時間インタリーブA/D変換器のデジタル補正回路

直接RFサンプリング受信機はA/D変換器(ADC)で数GHzのRF信号を低速のデジタルデータに変換している。この受信機の消費電力を十mW程度に減らせれば、無線端末用集積回路に応用でき、その開発コストと市場投入までの期間を軽減・短縮できる。電圧制御発振器(VCO)を用いた時間インターリーブADC(TI-ADC)は高速変換と低消費電力動作を両立できるが、ADC間の特性ミスマッチによる不要波や、VCOの非線形性により発生する歪みがADCの分解能を低下させる。本展示では、デジタル補正回路でこれらを低減させることでADCの高速変換・低消費電力動作を実現する技術を紹介する。

吉村 勉

高速通信用発振器の相互干渉解析と自動補正に関する研究

近年の高速・高密度の大規模集積回路において,内蔵する発振器の性能がクロック同期系デジタル回路の処理速度に大きな影響を与える。そこで問題となるのが複数の発振器間の相互干渉である。私たちは今まで発振器の干渉ノイズのモデル化およびその実証と,位相同期回路における干渉ノイズの影響について研究してきた。特に完全同期にある発振器間の相互干渉において,小規模の補正回路でその影響を低減する手法を考案し,いくつかの知見を独自に得ている。本研究ではその知見をさらに一般的な凖同期の相互干渉の低減に適用し,今までにない新しい手法での相互干渉の影響削減の提案を行いたいと考えている。