超大規模組合せ最適化問題に対する新解法の提案
設計、割り当て、スケジューリング等、様々な問題は組合せ最適化問題として定式化できる。しかし、実応用において厳密に最適な解を求めるのが不可能な場合も多い。そのような状況においても可能な限り良質な解を探索するために、これまでにも遺伝的アルゴリズムのような手法が提案されているが、万能ではない。本研究では、特に超大規模な組合せ最適化問題を対象とし、確率論、統計論的な観点から、最適と考えられる方法を追究している。
ばらつきに対応したSRAMの動作安定化に関する研究 ～ばらつきによって動かなくなったSRAMを救済する～
トランジスタのしきい値電圧のばらつきによってSRAMが動作不良となる問題に対して、これを救済し歩留まりを向上させる手法を開発しました。まず、オンチップでしきい値電圧を測定する方法を提案し、5mVの精度で検知可能であることを確認しました。さらに、様々なしきい値電圧において、メモリセル(記憶回路の最小単位)に与える電圧を変化させて動作可否を調べることにより、SRAMに与える最適電圧を明らかにしました。なお、本研究はJSPS科研費 （JP23560423）の助成を受けたものです。
1.研究の背景・目的
トランジスタのしきい値電圧(Vth)のランダムなばらつきが微細化によって増大し、SRAM(スタティックメモリ)の動作が不安定になるという問題が生じています。SRAMは、データの読み出し、書き込みを安定して行う必要がありますが、ランダムなばらつきによって動作範囲が狭くなり、動作歩留まりが低下して場合によっては全く動作不能となってしまいます(図1)。これに対して、SRAMごとにしきい値電圧の仕上がり値を測定し、それに応じて与える電圧を最適化することによって、動作不能のSRAMを救済することができます。本研究は、測定器を使わずにしきい値を測定する方法を提案するとともに、測定したしきい値に対する最適電圧を明らかにすることを目的としています。
2.しきい値電圧測定回路
しきい値電圧(Vth)の測定には、図2に示す3種類のリングオシレータ(RO)を用います。ROは、図のように奇数段のインバータ回路をリング状に接続した構成で、電圧を与えると自動的に一定の周波数で発振する性質があります。3つのROはそれぞれn段のインバータから成り、①は基本サイズ、②はpMOSのみサイズをm倍にしたもの、③はnMOSのみサイズをm倍にしたものとなっています。また、各段の出力に、インバータによる容量負荷を接続しており、いずれも基本サイズのk倍としています。出力の発振周波数F0～F2を測定し、遅延時間を求めることにより、以下に示すように測定装置を使わずにVthを測定することができます。
3.測定結果
図3に、VDD=1.4V, m=30とした場合の、k=10,20,30に対する遅延時間T0とT12の分布を示します。ここでT0はF0の逆数、T12はF1とF2の逆数の差から求めたものです。測定は、pMOSおよびnMOSのしきい値の中心値(VtpおよびVtn)に対して絶対値を0.2V～0.6Vまで50mV刻みの計81点で行いました。T0とT12からしきい値電圧(Vtp、Vtn)の値を逆算して求めることができますが、T0とT12のグラフの直交性が高いほど精度よく算出することができます。3種類のkを比較すると、k=10は直交性が不十分であり、回路規模を考慮すると、k=20が最適であることが分かりました。
4.しきい値の算出と測定誤差の評価
遅延時間T0とT12からVtpとVtnを逆算し、種々の条件に対して算出精度を評価しました。k=20, VDD＝1.4Vのきの m=20,30,40に対する精度の比較を図4に示します。この図から、mが大きいほど誤差が小さくなり、m=40のとき、誤差が5mV未満と非常に高精度になることが分かります。つあり、特別な測定器を使わずに、しきい値電圧を誤差5mV以内で測定できることが分かりました。
5.様々な電圧条件に対するSRAM動作の評価
図5は、書込み動作と読出し動作の可否を評価するためのメモリセル回路(SRAMの記憶回路の最小単位)です。ΔVthnとΔVthpはnMOSおよびpMOSトランジスタのランダムなしきい値電圧の変動を表しています。変化させる電圧は、ワード線電圧（VWL）、電源電圧（VDD）、メモリセルのGND電圧(MCGL)の3種類で、pMOSとnMOSのしきい値電圧の中心値(Vtp, Vtn)を0.2V～0.7Vの範囲で50mVずつに区切り、それぞれの領域で書込みと読出しの両方の動作が可能となる電圧条件を調べました。
6.しきい値の仕上がりに対する最適電圧の決定
図5の回路に対して、VDD, MCGL, VWLを様々に変化させた膨大な回数のシミュレーションを行い、SRAMの動作可能範囲を明らかにしました。図6がその結果で、3種類のVDDに対して、上段にMCGL=0V、下段にMCGL=0.3Vの場合を示しており、VWLの値ごとに動作可能領域を色分けして表示しています。MCGL=0Vのときは、動作可能範囲が小さいのに対し、MGCL=0.3Vにすると動作可能範囲が拡大されています。MCGL=0.3VかつVDD＝1.2Vのときが最も動作可能範囲が広く、VWLを調整することにより、VtpとVtnの絶対値が0.3V～0.6Vの広い範囲でSRAMを動かすことができることが分かりました。つまり、最適なVDD, MCGL, VWLを与えることで、通常の電圧条件では動作不能であったSRAMを救済することができることが分かりました。
7.まとめ
本研究では、トランジスタのしきい値電圧をオンチップで測定する方法を提案するとともに、測定したしきい値に基づいてSRAMに与える電圧を最適化する手法を提案しました。研究の結果、しきい値を誤差が5mV以内の高精度で測定することができ、また電圧を最適化することで、pMOSおよびnMOSのしきい値が0.3V～0.6Vの広い範囲に対してSRAMを動作可能にできることを示しました。これにより、通常の電圧条件では動作不能であったSRAMを救済することができき、SRAMの動作歩留まりを向上させることができます。今後の課題として、電圧発生回路をチップ上に設けることが挙げられます。これができれば、しきい値の測定から最適電圧の生成までをすべてオンチップで自動的に行うことができます。
論文
「A Ring Oscillator Based All-digital On-chip Vth Measurement Circuit and Its Demonstration on FPGA Board」(2022)『大阪工業大学紀要理工編』67(1)p.13-21.
研究シーズ・教員に対しての問合せや相談事項はこちら
技術相談申込フォーム